速演算アルゴリズム構築
音響の実験ボードとIC化設計

音響の実験ボードとIC化設計

 デジタル信号処理システム及び制御システムにおいて、膨大なデータを実時間で処理するため、高速の専用演算回路が要求されています。日常生活で使われている加算、減算、乗算と除算がデータ処理の基本的な演算でもあり、これらの基本演算を一定の手順で実施することにより複雑なデータ処理が実現されます。
 筆算で複数桁を持つ2数を加算するとき、下位から足していく手順に従うのは普通です。すなわち、下位桁からの桁上げを含むその桁の加算をし、桁上げを上位の桁へ伝搬します。桁上げ伝搬の遅延時間が加算時間を左右してしまいます。特に公開鍵暗号のような計算システムにおいて、数千桁の長い演算が行われるため、桁上げ伝搬の影響は非常に大きいです。私たちは桁上げの伝搬のない演算方法を提案し、複雑な計算を集積回路レベルで高速に行えるハードウェアアルゴリズムを構築することを目指しています。

教授 魏 書剛
  • New modulo multipliers using residue signed-digit adders, Proceedings of TENCON 2017, pp2122-2126, 2017.
  • High-Speed Modular multipliers Based on a New Binary Signed-Digit Adder Tree Structure, Journal of Circuits, Systems, and Computers, Vol. 22, no.6, pp.1350043(18 pages) ,2013.
  • Computation of Modular Multiplicative Inverses Using Residue Signed-Digit Additions, Proc. of ISOCC 2016, pp.1-4, 2016
研究紹介トップ